美国工程师开发出一种新型3D芯片，其性能远高于2D芯片。

IT之家 12 月 14 日报道，据 Interesting Engineering 报道，美国工程师开发出一款具有独特架构的新型多层计算芯片，有望开创人工智能硬件新时代。研究人员观察到，在硬件测试和模拟中，这种新型三维（3D）芯片的性能几乎比传统二维（2D）芯片高出一个数量级。 IT之家表示，与目前的2D扁平芯片不同，新原型芯片的主要超薄元件像摩天大楼的地板一样垂直堆叠，内部垂直布线就像一系列高速电梯，能够实现高速、大规模的数据传输。凭借前所未有的垂直互连密度以及存储和计算单元的仔细联锁，该芯片有效地避免了长期以来限制扁平芯片性能改进的瓶颈。 “这开启了芯片制造的新时代斯坦福大学电气工程系教授 Subhashish Mitra 表示：“正是这些进步可以满足未来人工智能系统对硬件性能提高数千倍的需求。”虽然学术界之前已经开发出实验性 3D 芯片，但这是商业晶圆代工厂首次成功生产出具有明显性能优势的 3D 芯片。研究人员还指出，在传统的 2D 芯片中，所有组件都放置在一个单一的 2D 芯片中。在平面上，内存分布稀疏且有限，数据只能通过少量长而密集的路径发送。计算单元的运行速度远远快于数据的移动速度，并且芯片无法集成足够的附近内存，因此系统通常必须等待才能接收数据，这就是工程师所说的“内存墙”现象，也是处理速度超过 c 的临界点。hip’s ability to send data.他是卡内基梅隆大学电气与计算机工程助理教授，也是该论文的主要作者。 “就像高层建筑中的多部电梯同时运送许多居民上下楼层一样，内存和计算单元的垂直集成使我们能够更快地传输更多数据，”斯利马尼说。 Slimani 最初是在与 Mitra 一起进行博士后研究时开始这项研究的。来自斯坦福大学、卡内基梅隆大学、宾夕法尼亚大学和麻省理工学院的工程师与 SkyWater Technology 合作开发了这款 3D 芯片。初步硬件测试表明，原型芯片的性能已经是同类 2D 芯片的四倍左右。对具有更高堆栈级别的未来版本的模拟显示出更大的性能改进。通过在设计中添加层，您可以在实际 AI 工作负载上实现高达 12 倍的性能提升，包括源自 Meta 操作的任务源 LLaMA 模型。研究团队还声称，该设计旨在实现能源效率和产品延迟（一月）。将rgy延迟积（EDP）乘以100-1000倍，开辟一条实用路径。 EDP​​​​​​​​是衡量速度和能源效率之间平衡的重要指标。通过显着缩短数据传输距离并增加大量垂直通道，该芯片可以同时实现每个操作单元的高性能和低能耗，这是长期以来被认为传统扁平架构无法实现的结合。 “记忆墙和小型化墙是一个致命的组合，”该研究的合著者、宾夕法尼亚大学电气与系统工程助理教授罗伯特·M·拉德韦（Robert M. Radway）说。 “我们正在通过紧密集成内存和逻辑单元并以超高密度构建它们来正面应对这一挑战。它就像计算的曼哈顿，使我们能够适应更多使居民进入更小的空间。”
特别提示：以上内容（包括图片、视频，如有）由自媒体平台“网易号”用户创作并上传发布。本平台仅提供信息存储服务。
注：以上内容（包括图片和视频，如有）由网易号用户上传发布，网易号是一个仅提供信息存储服务的社交媒体平台。